芯片RAS软件专家/负责人(J10816)
岗位描述:1、领导研发团队,负责自研芯片板卡可靠性和可运维行的计划规划与软件架构设计 2、负责芯片及板卡可靠性体系设计:构建涵盖芯片、板卡级别的健康状态监控、故障预测、自动恢复(自愈)与RAS(可靠性、可用性、可服务性)能力 3、保障自研板卡部署与运行稳定性:支持完成自研板块的集群部署的稳定性和效率优化,设计
2026年7月28日星期二 · 最近 7 天企业官网公开岗位信息流
岗位描述:1、领导研发团队,负责自研芯片板卡可靠性和可运维行的计划规划与软件架构设计 2、负责芯片及板卡可靠性体系设计:构建涵盖芯片、板卡级别的健康状态监控、故障预测、自动恢复(自愈)与RAS(可靠性、可用性、可服务性)能力 3、保障自研板卡部署与运行稳定性:支持完成自研板块的集群部署的稳定性和效率优化,设计
岗位描述:"【岗位职责】 1、负责安防行业人车非及长尾算法引擎的服务端开发与优化工作,包括但不限于实时视频流分析引擎、算法推理服务、模型调度系统等核心模块的开发与实现。 2、使用 C++ 语言进行算法引擎相关模块的开发,确保代码的高效性、可维护性和可扩展性,支撑十万路级视频接入与高并发分析场景。 3、参与深度
岗位描述:岗位职责 参与 GPU 编译器(兼容 CUDA、OpenCL)的设计与开发,包括前端解析、中间表示(IR)优化、后端代码生成等模块; 针对 GPU 硬件架构(如流处理器、存储层次、指令集等),设计并实现高性能优化策略(如指令调度、内存访问优化、并行线程映射等); 负责编译器与 CUDA 生态的兼容性
岗位描述:1.负责大芯片时钟分级处理,制定时钟树策略; 2.负责大芯片时钟(H-tree/Clock mesh)的规划与实现; 3.负责大芯片时钟质量的提取仿真和分析,Clock signoff标准制定; 4.与前端设计团队协同优化时钟方案。
岗位描述:.战略规划:制定芯片产品的长期技术战略和研发路线图,确保与公司业务目标一致,并推动前瞻性技术预研,包括产品定位、性能指标、功能定义等。 .跟踪大模型(如Transformer、LLM等)发展趋势,理解其对芯片算力、带宽、功耗的需求; • 深度分析行业标杆芯片(如NVIDIA A100/H100、
岗位描述:1.负责RTL到GDSII全流程设计,涵盖综合、布局布线、时序分析、功耗优化等核心环节; 2.协同前端团队完成芯片早期性能评估与设计迭代,保障设计方案可行性; 3.参与工艺与工具设计方法学开发,持续提升芯片PPA(性能/功耗/面积)与良率指标; 4.解决后端设计过程中的时序、功耗、信号完整性等问题。
岗位描述:岗位职责: 负责GPGPU芯片系统级建模与性能分析工作,参与Func-Model与Arch-Model的开发与维护。 主要工作包括: 建立功能级与周期级模型,用于架构方案评估、性能预测与瓶颈分析; 建模GPNPU核心模块,包括调度机制、Tensor Core、Vector Core, DMA等关键单
岗位描述:1、负责芯片封装方案评估与选型 2、负责芯片封装基板设计和layout工作 3、与后端和硬件团队合作完成bump map、ballmap的优化及输出 4、与SIPI仿真团队协作完成基板设计的优化 5、负责封装热设计和应力设计,保证封装可制造性和可靠性
岗位描述:芯片规划工程师(机器人推理方向) 【岗位职责】 • 面向智能机器人(服务机器人、工业机器人、无人机等)核心推理场景,进行芯片产品规划; • 梳理感知、SLAM、路径规划等典型任务在芯片上的计算需求,定义关键性能指标; • 调研行业客户(整机厂商、机器人方案商)实际使用场景,提炼共性需求; • 参与芯
岗位描述:岗位职责 1. 负责基于自研AI算力加速卡与互连交换芯片,设计大规模AI训练/推理集群网络拓扑(如Clos、Fat-Tree、Dragonfly等) 2. 评估并选型InfiniBand、RoCE v2交换机、SmartNIC、PCIe/NVLink/CXL物理层组件,兼顾高带宽、低时延和成本效益
岗位描述:1.负责大模型推理框架在自研AI芯片平台的架构设计、开发与维护,构建高效低延迟推理流水线; 2.分析大模型推理特性,结合芯片架构设计软硬件协同优化方案; 3.与硬件设计、工具链编译器团队紧密协作,推进底层优化及平台整合; 4.制定测试方案,开展系统级调试与性能验证,保障框架在多场景下稳定高效运行;
岗位描述:1. 负责GPGPU平台的高性能集合通信库设计与实现,支持AllReduce、AlltoAll、Broadcast、AllGather、ReduceScatter等通信原语; 2. 负责GPGPU互联通信方案的设计与实现,实现高吞吐、低时延的数据传输方案; 3. 负责GPGPU集群拓扑的设计与实现,
岗位描述:1. 负责芯片设计 CAD 平台搭建、流程自动化开发与日常运维,支撑模拟、数字设计团队研发需求; 2. 基于脚本开发各类自动化工具,优化 EDA 流程、HPC 集群环境运维效率; 3. 独立定位并解决 CAD 平台、EDA 工具、HPC IT 环境各类技术问题,查阅厂商文档、技术资料自主攻坚疑难故障
岗位描述:1、负责芯片EVB板和板卡产品的硬件设计,包括方案设计、原理图绘制、指导PCB Layout等。 2、负责硬件特性调试,分析并解决调试中出现的硬件问题。 3、配合硬件测试工程师制定并执行硬件测试方案,参与功能、性能、可靠性及 EMC 测试,分析解决测试过程中发现的硬件问问题。 4、负责板卡产品的硬件
岗位描述:.系统级和模块级验证:负责SoC系统级和模块级的验证工作,包括定义验证策略、搭建验证环境、开发测试用例和制定验证标准。 .验证环境的搭建和维护:搭建和维护验证环境,确保验证环境的稳定性和高效性。 .测试用例的开发和执行:根据项目需求制定验证计划,编写测试向量,执行测试计划并确保覆盖率
岗位描述:1.负责AI芯片GPGPU网表到GDSII的物理实现全流程,包括布局规划、时钟树综合、布线优化及时序收敛; 2.负责GPGPU模块或顶层的物理验证(DRC/LVS/IR/EM分析)及低功耗设计检查; 3.前后端协作,配合设计团队进行GPGPU的PPA(性能、功耗、面积)优化; 4.负责低功耗实现和验
岗位描述:· 负责AI SoC芯片的工艺技术评估与优化,提升产品的可制造性、稳定性和良率; · 参与芯片工艺流程开发,支持前道制造、后道封装及测试环节的工艺整合; · 结合芯片架构和系统需求,从工艺角度优化设计方案,提高工艺适配性和性能; · 跟踪先进工艺技术发展,评估新工艺、新材料的可行性,推动落地应用;
岗位描述:1.负责GPGPU及芯片顶层模块的RTL综合(DC/FC等工具),优化功耗、性能、面积目标; 2.处理跨时钟域(CDC)、时序约束(SDC)的生成与验证,确保时序收敛; 3.分析综合阶段的关键路径、拥塞问题,提出优化方案(如逻辑重构、层次化综合); 4.支持物理实现完成时序修复与功耗优化; 5.负责
岗位描述:"岗位职责: 1、负责公司AI应用整体技术架构规划与设计,主导大模型(LLM)在业务场景中的技术选型、架构落地与持续演进,确保AI系统的高可用、高性能与可扩展性。 2、深入研究并精通主流大模型应用开发框架(LangChain/LangGraph、LlamaIndex、AutoGen/MetaGPT等
岗位描述:1.参与异构编程模型、自研芯片编译器、编译工具链及AI编译器的设计与开发; 2.开展编译器性能分析与优化,针对芯片架构进行定制化优化; 3.参与芯片软硬件协同设计,保障编译器与硬件特性深度适配; 4.跟踪编译器领域前沿技术,持续迭代优化编译工具链性能。
岗位描述:岗位职责 负责自研 GPGPU 的 CUDA/PTX 兼容方案设计、语义实现和系统化验证。 负责或指导 PTX/NVVM IR、Inline PTX、CUDA Device ABI、libdevice、NVRTC/JIT 等关键能力建设。 深入处理 address space、warp-level
岗位描述:职位名称:芯片规划工程师(云端推理方向) 【岗位职责】 • 负责公司自研AI芯片在云端推理场景的产品规划,包括产品定位、性能指标、功能定义等; • 跟踪大模型(如Transformer、LLM等)发展趋势,理解其对芯片算力、带宽、功耗的需求; • 深度分析行业标杆芯片(如NVIDIA A100/H1
岗位描述:核心岗位职责 - 主导芯片(SoC/GPU/NPU等)安全架构设计,制定根信任、TEE、安全启动等核心安全策略与技术规格。 - 开展系统级威胁建模与风险评估,输出缓解方案,覆盖硬软固件全栈。 - 负责安全IP选型/设计、集成,推进安全机制落地及安全验证。 - 确保设计符合相关安全标准,协同跨团队推进
岗位描述:系统级架构设计:负责SOC系统架构的定义,包括软硬件接口设计、IP设计和选型、系统性能分析等 技术洞察和竞争分析:对SOC芯片和解决方案进行技术洞察和竞争分析,确保架构设计的竞争力 性能、功耗和成本优化:负责高性能、低功耗、低成本SOC设计,协同物理设计工程师进行性能、功耗和面积评估
岗位描述:1、负责基于自研AI芯片构建的AI推理集群云原生软件栈开发 2、协助集群运维团队、推理团队等其它团队解决集群部署中的稳定性和性能问题 3、负责k8s南向组件适配工作(scheduler扩展,gpu算力切分,operator开发,容器runtime, device-plugin/dra,可观测性等等)
岗位描述:1.负责智能处理器平台的系统软件研发工作,保障底层系统稳定运行; 2.独立完成Linux系统驱动测试程序的设计与开发,验证驱动功能完整性; 3.承担智能加速卡的板级开发与调试任务,解决硬件适配相关问题; 4.优化底层系统性能与可靠性,提升硬件资源利用率; 5.负责Driver SDK文档的编写、更新
岗位描述:1. 负责SoC前端设计全流程自动化脚本开发(Python/Perl/Tcl),维护RTL开发、集成、检查、回归等环节脚本,减少人工重复操作。 2. 搭建并优化前端工具链,覆盖环境配置、任务提交、结果收集、报告自动生成,保障工具链稳定高效。 3. 搭建维护前端QA质量检查平台,集成SpyGlass
岗位描述:1、主导 AI 推理算力板卡及超节点硬件核心架构设计,攻克高速接口信号完整性、高密度电源完整性、先进散热方案等关键技术,确保产品性能达到行业领先水平。 2、统筹硬件开发全流程,从需求分析、架构设计到原理图绘制、PCB Layout 评审,再到样机调试与量产导入,提供系统性技术解决方案;制定硬件开发技
岗位描述:1.负责DFT相关设计和验证,包括scan, mbist, boundary scan; 2.编写DFT相关sdc,并配合后端完成timing signoff、power Analysis等工作; 3.负责IP DFT特性的集成和验证; 4.负责DFT流程的开发与维护; 5.负责ATE测试向量交付;
岗位描述:1.参与AI软件的设计和研发相关工作; 2.解决AI编译器相关的技术挑战,包括模型编译优化、自动并行化和硬件加速等方面问题; 3.积极跟踪AI编译器相关生态发展,探索新技术应用到实际工作中的可行性。
岗位描述:1.理解芯片架构规格,在功能、性能、功耗及进度约束下完成模块逻辑设计与SOC集成; 2.参与芯片功能定义、接口规范制定,保障模块设计符合整体架构要求; 3.与验证、后端等团队协作,推进芯片全流程开发与交付。
岗位描述:岗位职责: 1.针对AI芯片系统,设计高效、低延迟的集合通信架构和协议,确保多节点、分布式计算环境下数据交换的高性能实现; 2.与硬件、软件及算法团队协同,开展软硬件协同优化,解决系统中可能出现的通信瓶颈问题; 3.研究和实现适用于AI芯片平台的集合通信算法(如MPI、NCCL等),优化数据传输策略
岗位描述:GPU 高性能算子专家 岗位职责 负责自研 GPGPU 上 AI 核心算子及高性能 Kernel 的设计与优化,覆盖 GEMM、Attention、Norm、Reduction、KV Cache、MoE、量化及算子融合等场景。 基于 CUDA、Triton、CUTLASS 等技术,建立关键算子的性能
岗位描述:1.基于PyTorch开发针对自研芯片的大模型分布式推理框架; 2.分析并实现自研芯片的分布式推理策略,优化推理性能; 3.设计多芯片间高效互联的通信机制及通信计算并发机制; 4.适配并优化主流大模型在自研芯片上的分布式推理效率。
岗位描述:· 负责芯片和封装可靠性测试前期评估和方案制定; · 负责可靠性测试交付,包括可靠性硬件设计,可靠性测试调试及数据分析,· 负责输出芯片可靠性和封装可靠性测试报告; · 对可靠性测试失效芯片和客退芯片进行失效分析,定位失效机理(如封装缺陷、工艺偏差等),输出详细失效分析报告,并与设计、工艺团队协作优
岗位描述:1.构建和完善AI芯片软件栈的performance分析和benchmark; 2.针对典型应用场景分析系统性能瓶颈,并提出改进方案; 3.与软硬件架构师一起进行软件流程及架构探索; 4.驱动并解决跨团队的性能问题。
岗位描述:热招方向:调度、存储、CUDA Core、Tensor Core、Profiling&Debug 1. 负责 GPGPU 模块级、系统级功能与性能验证,覆盖调度、执行、存储、互联等方向; 2. 基于 UVM/SystemVerilog 搭建验证平台,开发随机与定向测试用例; 3. 构建参考模型、断言
岗位描述:热招方向:调度、存储-mmu、CUDA Core、Tensor Core、Profiling&Debug 1. 负责 GPGPU 各子系统的 RTL 设计与优化,涵盖 调度控制、计算执行、存储体系与片上互联 等方向; 2. 基于架构规格完成模块设计、接口定义、时序约束与性能优化; 3. 分析关键路径
岗位描述:1.负责智能处理器平台的系统软件研发; 2.独立开发Linux系统的驱动测试程序; 3.负责智能加速卡的板级开发与调试; 4.优化底层系统性能和可靠性; 5.负责Driver SDK文档开发维护工作。
岗位描述:1、负责芯片、封装到板级及产品化的散热设计和仿真分析, 与IC设计,封装工程师、硬件工程师,硬件系统架构师协同热设计,确保芯片和整个硬件系统的热可靠性; 2、投入系统级热设计分析,整机/单板热设计方案,与合作的ODM/OEM服务器厂家高效沟通并制 定详细散热方案,确保交付的整机服务器散热方案满足长期